阻抗匹配
阻抗匹配意味著在傳輸能量時，負載阻抗必須等于傳輸線的特征阻抗。此時，傳輸中沒有反射，這表明所有能量都被負載吸收了。相反，在傳輸中存在能量損失。在高速PCB設計中，阻抗的匹配與信號質量有關。什么時候需要對PCB走線進行阻抗匹配？
它主要不是看頻率，而是要看信號邊緣的陡度，即信號的上升/下降時間。通常認為，如果信號的上升/下降時間（以10％到90％表示）小于導線延遲的6倍，則它是高速信號，我們必須注意阻抗匹配的問題。導線延遲通常設置為150ps /英寸。
特性阻抗
在信號沿傳輸線傳播的過程中，如果傳輸線上到處都有一致的信號傳播速度，并且每單位長度的電容相同，則信號在傳播過程中始終會看到完全一致的瞬時阻抗。由于阻抗在整個傳輸線中保持恒定，因此我們使用一個特定的名稱來表示該特性或特定傳輸線的特性，并將其稱為傳輸線的特性阻抗。特性阻抗是指沿傳輸線看到信號時的瞬時阻抗值。特性阻抗與PCB導體所在的板層，PCB使用的材料（介電常數(shù)），走線寬度以及導體與平面之間的距離有關，與走線無關長度?？梢允褂密浖碛嬎闾卣髯杩埂Ｔ诟咚貾CB布線中，數(shù)字信號的走線阻抗通常設計為50歐姆，這是一個近似值。通常，同軸電纜的基帶為50歐姆，頻帶為75歐姆，雙絞線（差分）為100歐姆。常見的阻抗匹配方法
1.系列終端匹配
在信號源的阻抗低于傳輸線的特征阻抗的條件下，在信號源和傳輸線之間串聯(lián)電阻R，使得信號源的輸出阻抗與信號源的特征阻抗匹配。傳輸線，并抑制了負載反射的信號。發(fā)生第二次反射。匹配電阻選擇原理：匹配電阻值與驅動器的輸出阻抗之和等于傳輸線的特征阻抗。普通CMOS和TTL驅動器的輸出阻抗將隨信號電平而變化。因此，對于TTL或CMOS電路，不可能有一個非常正確的匹配電阻，只有折衷考慮。具有鏈形拓撲的信號網(wǎng)絡不適合串聯(lián)終端。所有負載必須連接到傳輸線的末端。
串聯(lián)匹配是最常用的終端匹配方法。它的優(yōu)點是功耗低，驅動器沒有額外的直流負載，信號與地之間沒有額外的阻抗，并且僅需要一個電阻元件。
常見應用：通用CMOS和TTL電路的阻抗匹配。 USB信號也以這種方式采樣以進行阻抗匹配。
2.并聯(lián)端子配套
在信號源處的阻抗很小的情況下，可以通過增加并聯(lián)電阻以消除負載端的反射，使負載端的輸入阻抗與傳輸線的特性阻抗匹配。實現(xiàn)形式分為單電阻和雙電阻兩種形式。匹配電阻選擇原理：當芯片的輸入阻抗很高時，對于單電阻類型，負載端的并聯(lián)電阻值必須等于或等于傳輸線的特性阻抗；對于雙電阻型，每個并聯(lián)電阻值是傳輸線特征阻抗的兩倍。
并聯(lián)端子匹配的優(yōu)點是簡單易行，明顯的缺點是會帶來直流功耗：單電阻方法的直流功耗與信號的占空比密切相關。雙電阻方法無論信號高還是低都具有直流功耗，但電流比單電阻方法小一半。
常見應用：有許多具有高速信號的應用。
（1）SSTL驅動程序，例如DDR，DDR2。它采用單電阻形式，并與VTT（通常為IOVDD的一半）并聯(lián)。 DD R2數(shù)據(jù)信號的并聯(lián)匹配電阻內置在芯片中。
（2）高速串行數(shù)據(jù)接口，例如TMDS。 它采用單電阻形式，并在接收設備處并聯(lián)連接到IOVDD。 單端阻抗為50歐姆（差分對之間為100歐姆）。
